与门和或门多余输入端的处理方法?

逻辑门电路中，多余的输入端的处理，当输入端是 与 关系的，多余端接高电平或者和一输入端并联。当输入端是 或 关系的，则多余端接低电平或者和一输入端并联。对于TTL门电路，输入端悬空也相当于输入高电平，而对于低电平输入，原理上是可以通过串联电阻把输入端连接到地的，但是电阻值不能大了。

TTL或非门的闲置输入端应该与地相接。或非门的任一输入端(或多端)为高电平（逻辑“1”）时，输出就是低电平（逻辑“0”）；只有当所有输入端都是低电平（逻辑“0”）时，输出才是高电平（逻辑“1”），要想闲置端不影响电路，就得使它始终为低电平，因此闲置端应接地。

TTL门电路中，电源电压VCC通常设定为低电平0V和高电平+5V。当输入端悬空时，这被视为多余输入端的一种处理方式。悬空状态下，输入端实际上被设定为高电平（+5V），但其对地的阻抗非常高，容易受到外部干扰。对于CMOS电路而言，未使用的输入端必须按照逻辑需求连接至Vdd或Vss，避免悬空，否则可能会导致...

根据真值表来接。与非门、或非门可以简单的将输入全部连在一起，异或门需要将多余的输入接“1”。与非门也可以把多余的输入接“1”， 或非门也可以把多余的输入接“0”。

高电平。TTL或非门接地处理，TTL与非门可以悬空或接高电平。首先TTL与非门的两个输入端是一个具双发射极的三极管，悬空端A的电平受另一个输入端B钳制，因为它们是有同一个基极C，电压为B+0.7,A=C-0.7=B；Y=(AB)'=(BB)'=B'=(1B)'=B';所以选空端相当于接高电平。

门电路的多余端确实不能悬空，因为电路由PMOS和NMOS管构成，输入悬空会导致输入电位不确定，破坏正常逻辑关系。悬空时，输入端的阻抗很高，容易受到外界噪声干扰，导致误动作。此外，悬空的输入端还可能因静电感应导致栅极击穿。多余端的处理方式需根据电路的具体功能进行：与门和与非门的多余端应连接至高电平...

还能防止不必要的电路故障。此外，正确连接未使用的输入端，可以避免在电路测试和维护过程中出现误操作。如果输入端未连接，可能会被视为浮动状态，这可能会引入外界的干扰信号，进一步影响电路的正常工作。因此，正确处理与非门的多余输入端，是确保电路设计和使用过程中可靠性的关键。

TTL与非门电路多余输入端应接 "高" 电平，TTL或非门电路多余输入端应接 "低" 电平。

都可以做非门。与非门：两个输入端短接；异或门：一个输入端接高电平，另一个输入端作为非门输入端

特别是上拉电阻的存在，有助于在输入端悬空时将输入电平拉高至逻辑1的阈值。因此，TTL门电路的输入端在悬空时，由于高阻态、阈值电压判定以及内部电路机制的作用，相当于逻辑1。在处理TTL门电路的多余输入端时，应根据门电路类型和具体应用需求选择合适的连接方式，以确保电路的正常工作。