xilinx

硬件的最底层都是机器码，汇编指令，但是开发者可以使用任何语言开发，最后都会被编译器转换成机器码。你这个硬件的一般都是用c开发的。

呵呵，不需要这么麻烦，烧结前就已经知道大小了。在你生成bit或bin文件时，有一个压缩选项，如果不压缩，那么生成的bit文件就是一个固定值，也就是在配置芯片中的需要的最大容量。而选择压缩，就是实际生成的容量。其实，这个值（最大）一般在datasheet下就可以看到，只要保证配置芯片大于该容量就OK了。

Xilinx Application的缩写

ISE一般写HDL用的；EDK一般要加一个Process的核，加上可以就微处理器当用了。工具就是IDE的小模块，比如在ISE中调用iMpact和用开始菜单直接打开是一样的

有一个非Xilinx的设备（或因为连接不正确无法被xilinx识别）在jtag链上面。

首先INST是例化的意思，NET是网络名的意思，PIN是管脚的意思。INST "I_ADC1_PB<0>" TNM = ADC1_PB;--- 这是将I_ADC1_PB<0>这个信号约束到名为ADC1_PB的组里，然后可以对整个组的信号进行时序约束 --- NET gpio_char_lcd<3> LOC = AF12;---...

ADV就是advance的意思，高级的意思，比如可以在线配置PLL什么的，一般也是用不上，好像还有就是ADV的输入下限时钟频率更低了。PLL是模拟的，DCM是全数字的。一般设计基本一样用，没什么前后要求。

用verilog写的吧，是说你的逻辑不能综合到已有的触发器或锁存器的功能里！就是程序穿不进元件模型的鞋子里面。比如，你又想要同步复位，又想要异步置位，那就不行了，有些语言检查可以通过的，但不一定能综合，你分析一下你的逻辑，再看看你选用的芯片提供了那些类型的触发器和锁存器 ...

1：可以remove掉.xco，修改IP可以在.v文件中，只是这样修改难度较大，你要看懂.V文件的大概内容，没有图形化向导方便 2：只copy那个.xco是不行的，只copy另外两个文件是可以的，.v文件是源文件

65M 最好看看应用实例，时钟分全局时钟gclk和rhclk,lhclk 下面为英文解读 Either a user-I/O pin or Input-only pin, or an input to a specific clock buffer driver. Every package has 16 global clock inputs that optionally clock the entire device. The RHCLK inputs optionally clock ...